كلما زادت طلبات التقديم التي ترسلينها، زادت فرصك في الحصول على وظيفة!
إليك لمحة عن معدل نشاط الباحثات عن عمل خلال الشهر الماضي:
عدد الفرص التي تم تصفحها
عدد الطلبات التي تم تقديمها
استمري في التصفح والتقديم لزيادة فرصك في الحصول على وظيفة!
هل تبحثين عن جهات توظيف لها سجل مثبت في دعم وتمكين النساء؟
اضغطي هنا لاكتشاف الفرص المتاحة الآن!ندعوكِ للمشاركة في استطلاع مصمّم لمساعدة الباحثين على فهم أفضل الطرق لربط الباحثات عن عمل بالوظائف التي يبحثن عنها.
هل ترغبين في المشاركة؟
في حال تم اختياركِ، سنتواصل معكِ عبر البريد الإلكتروني لتزويدكِ بالتفاصيل والتعليمات الخاصة بالمشاركة.
ستحصلين على مبلغ 7 دولارات مقابل إجابتك على الاستطلاع.
Experience : 5 to 12 years
Key Responsibilities
• Define and develop SoC / subsystem / IP verification plans aligned to architecture specifications
• Build and maintain System Verilog/UVM-based testbenches and verification environments
• Develop constrained-random and directed test scenarios and validation content
• Execute simulation and emulation-based verification to validate functionality, power, and performance
• Perform debug and root-cause analysis of RTL and testbench failures in pre silicon environment
• Analyze and drive functional, code, and assertion coverage closure
• Collaborate with architecture, RTL design, post silicon, and validation teams
• Document verification plans and participate in design/verification reviews
• Continuously improve verification methodology, infrastructure, and automation flows
• Incorporate learning from post silicon validation to enhance future verification coverage
• Good at leveraging AI across verification coding, debugging , quality sign-off requirements.
• Minimum 5 to 12 year of relevant experience in SoC/subsystem/IP level verification
• Qualifications BE or B Tech or M Tech ECE or Computer Science with 5 to 12 years front-end pre-si verification.
Work Model for this Role
*
لن يتم النظر في طلبك لهذة الوظيفة، وسيتم إزالته من البريد الوارد الخاص بصاحب العمل.