كلما زادت طلبات التقديم التي ترسلينها، زادت فرصك في الحصول على وظيفة!

إليك لمحة عن معدل نشاط الباحثات عن عمل خلال الشهر الماضي:

عدد الفرص التي تم تصفحها

عدد الطلبات التي تم تقديمها

استمري في التصفح والتقديم لزيادة فرصك في الحصول على وظيفة!

هل تبحثين عن جهات توظيف لها سجل مثبت في دعم وتمكين النساء؟

اضغطي هنا لاكتشاف الفرص المتاحة الآن!
نُقدّر رأيكِ

ندعوكِ للمشاركة في استطلاع مصمّم لمساعدة الباحثين على فهم أفضل الطرق لربط الباحثات عن عمل بالوظائف التي يبحثن عنها.

هل ترغبين في المشاركة؟

في حال تم اختياركِ، سنتواصل معكِ عبر البريد الإلكتروني لتزويدكِ بالتفاصيل والتعليمات الخاصة بالمشاركة.

ستحصلين على مبلغ 7 دولارات مقابل إجابتك على الاستطلاع.


تم إلغاء حظر المستخدم بنجاح
https://bayt.page.link/1WA7x7W9xBnhidzR9
العودة إلى نتائج البحث‎

مهندس رئيسي للتحقق من التصميم

قبل 30+ يومًا 2026/06/27
خدمات الدعم التجاري الأخرى
أنشئ تنبيهًا وظيفيًا لوظائف مشابهة
تم إيقاف هذا التنبيه الوظيفي. لن تصلك إشعارات لهذا البحث بعد الآن.

الوصف الوظيفي

نحن نبحث عن مهندس أول للتحقق من التصميم بدافع كبير للتحقق الوظيفي لـ RTL للأجهزة المتطورة في الشبكات داخل المركبات ضمن خط إنتاج السيارات من الجيل التالي لشركة NXP. في هذا الدور كمساهم فردي، ستقوم بتصميم وتعزيز وصيانة بيئات تحقق متقدمة تعتمد على UVM وC. ستحدد استراتيجيات تحقق قوية، وتصمم خطط اختبار شاملة، وتقود التحقق القائم على القياسات حتى الإغلاق الكامل. ستتعاون عن كثب مع فرق عالمية المستوى عبر التصميم، والهندسة المعمارية، والتحقق، والبرمجيات الثابتة، لضمان التكامل السلس والامتثال لعمليات التصميم والجودة الصارمة في صناعة السيارات. هذه فرصة لتشكيل استراتيجية التحقق لحلول السيارات عالية التأثير التي تحدد الموثوقية والسلامة والأداء للمركبات في جميع أنحاء العالم.


المهام والمسؤوليات الرئيسية:


  • إنشاء بنية تحقق قوية، وخطة اختبار للتحقق، ووثائق إغلاق القياسات للتحقق والامتثال لعملية التحقق والتحقق من NXP.
  • تصميم وتطوير منصات اختبار باستخدام System Verilog وUVM للتحقق الوظيفي والواعي للطاقة لـ RTL. المساهمة في تحديد استراتيجية التحقق (موجه، عشوائي مقيد ورسمية) للتحقق من IP، والنظام الفرعي، وSoC.
  • تطوير مكونات UVM مثل الوكلاء (نشط وسلبي)، لوحات النتائج والبيئة، إلخ. تطوير التأكيدات، والتغطية الوظيفية.
  • تطوير خطة اختبار، وتسلسلات اختبار قائمة على UVM، وتسلسلات متعددة الطبقات، ومنسقين افتراضيين.
  • قيادة إغلاق قياسات التحقق لتغطية مساحة التحقق. العمل مع فريق لتحديد وإغلاق الفجوات في المحاكاة الوظيفية، والواعية للطاقة، والمحاكاة الزمنية على مستوى البوابة.
  • تطوير حالات اختبار 'C' لمحاكاة HW-FW ونمذجة FPGA.
  • إعداد التراجع، وتصحيح RTL وقائمة الشبكة على مستوى البوابة.
  • العمل عن كثب مع فرق الهندسة المعمارية، والتصميم الرقمي والتناظري، والتحقق والتحقق لضمان التسليم في الوقت المناسب للمنتجات عالية الجودة.

المؤهلات المطلوبة الحد الأدنى:


  • بكاليوس / ماجستير في الهندسة الكهربائية / هندسة الكمبيوتر (أو درجات مماثلة).
  • 8+ سنوات من الخبرة المثبتة في التحقق من ASIC / SoC، مع أخذ عدة شرائح من المواصفات إلى الطباعة.
  • خبرة مثبتة مع التحقق المعتمد على UVM و / أو System Verilog.
  • خبرة مثبتة في التحقق القياسي لـ ASIC بما في ذلك
    • تخطيط الاختبار.
    • إنشاء منصات الاختبار.
    • تغطية الشيفرة والتغطية الوظيفية.
    • توليد وتحفيز عشوائي موجه ومقيد واختبار.
    • التحقق من الطاقة المنخفضة. تدفق UPF / CPF.
    • تأكيد SVA.
    • برمجة C / C++، Perl، Python.
  • خبرة في العمل مع أدوات مثل GIT، Jira، Confluence.


مزيد من المعلومات حول NXP في الهند...


#LI-7013
لقد تمت ترجمة هذا الإعلان الوظيفي بواسطة الذكاء الاصطناعي وقد يحتوي على بعض الاختلافات أو الأخطاء البسيطة.

لقد تجاوزت الحد الأقصى المسموح به للتنبيهات الوظيفية (15). يرجى حذف أحد التنبيهات الحالية لإضافة تنبيه جديد.
تم إنشاء تنبيه وظيفي لهذا البحث. ستصلك إشعارات فور الإعلان عن وظائف جديدة مطابقة.
هل أنت متأكد أنك تريد سحب طلب التقديم إلى هذه الوظيفة؟

لن يتم النظر في طلبك لهذة الوظيفة، وسيتم إزالته من البريد الوارد الخاص بصاحب العمل.