مهندس تنفيذ الواجهة الأمامية والتوليف

تتمثل مسؤوليات المهندس في تنفيذ الواجهة الأمامية والتوليف في:
* إجراء التوليف لتصاميم RTL لمختلف الكتل الرقمية والأنظمة الفرعية، بما في ذلك منهجيات التوليف الهرمي.
* تطوير وتنفيذ قيود توقيت قوية (SDC) لتحقيق الترددات المستهدفة وتحسين أداء التصميم.
* إجراء تحليل توقيت ثابت (STA)، وتحديد المسارات الحرجة، والتعاون مع فرق التصميم لإغلاق التوقيت.
* تنفيذ التحقق الرسمي (LEC) لضمان التكافؤ الوظيفي بين RTL والقوائم الشبكية المولدة.
* تحليل وتحسين استهلاك الطاقة في مرحلة الواجهة الأمامية، باستخدام أدوات وتقنيات تحليل الطاقة.
* إجراء تقدير المساحة وتحسينها لتلبية متطلبات حجم الشريحة العدوانية.
* التعاون الوثيق مع مصممي RTL، ومهندسي DFT، ومهندسي التصميم الفيزيائي لضمان التكامل السلس وتسليم العمل.
* تطوير وصيانة سكربتات الأتمتة (Tcl، Python، Perl) لتدفقات التوليف وتحليل التصميم.
* تقييم ودمج أدوات CAD ومنهجيات جديدة لتحسين الكفاءة وجودة التصميم.
* توثيق قيود التصميم، والمنهجيات، ونتائج التحليل بشكل شامل.
المؤهلات المطلوبة
لتحقيق النجاح في هذا الدور، يجب أن تمتلك المؤهلات التالية:
* درجة البكالوريوس أو الماجستير في الهندسة الكهربائية، أو هندسة الكمبيوتر، أو مجال ذي صلة.
* خبرة لا تقل عن سنتين في تصميم ASIC/SoC الرقمي، مع التركيز على التوليف والتنفيذ الأمامي.
* إتقان أدوات التوليف القياسية في الصناعة (مثل، Synopsys Design Compiler، Synopsys Fusion Compiler أو ما شابه).
* فهم قوي لمفاهيم تحليل التوقيت الثابت (STA) والأدوات (مثل، Synopsys PrimeTime).
* خبرة في أدوات التحقق الرسمي (مثل، Synopsys Formality، Cadence Conformal (LEC)).

* فهم تقنيات التصميم منخفض الطاقة ومفاهيم تحليل الطاقة.
* معرفة قوية بـ Verilog/System Verilog للتصميم الرقمي.
* إلمام بلغات السكربت (Tcl، Python، Perl) للأتمتة.
* معرفة بمبادئ DFT (التصميم للاختبار) تعتبر ميزة.
* مهارات ممتازة في حل المشكلات والانتباه للتفاصيل.
* مهارات تواصل شخصية قوية، مع القدرة على العمل بفعالية في بيئة فريق تعاونية عبر مناطق زمنية متعددة.

مزيد من المعلومات حول NXP في الهند...