كعضو في فريق تحقق وحدة المعالجة المركزية، ستلعب دورًا حاسمًا في التحقق من تصاميم وحدات المعالجة المركزية من الجيل التالي. ستشمل مسؤولياتك تطوير وتعزيز مكونات التحقق مثل بيئات الاختبار، والمراقبين، والمحركات، وكذلك إجراء تصحيح الأخطاء في التكرار ودفع إغلاق التغطية. ستتعاون بشكل وثيق مع فرق الهندسة المعمارية والتصميم والأدوات لضمان الصحة الوظيفية وجودة التصميم العالية. يتضمن الدور تطبيق منهجيات تحقق متقدمة واستغلال تقنيات مدفوعة بالذكاء الاصطناعي لتحسين كفاءة التحقق وقابلية التوسع والتغطية.

هذه هي فرصتك لإحداث تأثير حقيقي على الجيل القادم من الحوسبة. ستكون في طليعة التحقق من وحدات المعالجة المركزية عالية الأداء التي تدعم خوادم المؤسسات، وتعالج أحمال البيانات المكثفة، وتقود الحواسيب العملاقة. كن جزءًا من الفريق الذي يبني الأساس المادي لأعباء العمل المدفوعة بالذكاء الاصطناعي في المستقبل مع ضمان أمان من الدرجة المؤسسية.

تطوير وتنفيذ خطط تحقق شاملة لتصاميم وحدات المعالجة المركزية.

* تصميم وتنفيذ بيئات تحقق، بما في ذلك بيئات الاختبار، والمراقبين، والمحركات.

* إنشاء وتنفيذ سيناريوهات اختبار موجهة وعشوائية مقيدة للتحقق من وظائف المعالج المعقدة.

* إجراء تصحيح الأخطاء في التكرار وتحليل الأسباب الجذرية للفشل.

* دفع إغلاق التغطية الوظيفية والتشفيرية لتحقيق أهداف الجودة.

* التحقق من الأنظمة الفرعية الأساسية لوحدة المعالجة المركزية مثل وحدات نواة المعالجة المركزية، وهياكل التخزين المؤقت، وأنظمة الذاكرة، وبروتوكولات التماسك، والنسيج، وواجهات الإدخال/الإخراج.

* التعاون مع فرق الهندسة المعمارية والتصميم والأدوات لتصحيح الأخطاء وحل المشكلات الوظيفية والأداء.

* تطبيق وتعزيز منهجيات تحقق متقدمة (مثل تحقق قائم على UVM).

* استغلال الأتمتة والتقنيات المدفوعة بالذكاء الاصطناعي لتحسين إنتاجية التحقق وقابلية التوسع.

• فهم قوي لهندسة الكمبيوتر والميكروهندسة للمعالجات.
• خبرة مثبتة في التحقق لدورة تحقق كاملة واحدة (من IP إلى مستوى SoC)، مع التركيز على الأنظمة الفرعية المعقدة.
• خبرة في تطوير خطط واستراتيجيات وبيئات التحقق للتحقق من مستوى IP والأنظمة الفرعية.
• مهارات برمجة قوية في SystemVerilog و/أو C++، بالإضافة إلى لغات البرمجة النصية مثل Python أو Perl.
• خبرة عملية مع منهجيات التحقق مثل UVM/OVM.
• الإلمام باللغات الوصفية مثل Verilog أو VHDL.
• خبرة عبر مستويات متعددة من التحقق (وحدة، نظام فرعي، مستوى النظام).
• إجادة في بيئات Linux/Unix وأنظمة التحكم في الإصدارات (مثل Git).
• فهم لعمليات CI/CD والأتمتة في التحقق.
• مهارات تصحيح أخطاء قوية، بما في ذلك تحليل الموجات وتحديد الفشل.
• خبرة في دفع إغلاق التغطية (التغطية الوظيفية والتشفيرية).

* قدرة قوية على تصميم اختبارات الضغط وتحديد سيناريوهات الحافة.

* فهم عميق لهندسة النظام ومستويات الأداء.

* خبرة في تكامل IP والتحقق على مستوى SoC.

* الإلمام بمبادئ تصميم البرمجيات وأنماط التصميم.

* التعرض لتقنيات الذكاء الاصطناعي/تعلم الآلة المطبقة على سير عمل التحقق.